一起追光，即使不再是少年！
👑 Carl Zhao
📋️ 曾经也是追光少年，然而少年归来已不再是少年，但依然在追光的路上。
📧 邮箱：1005513510@qq.com
个人技能
掌握各类硬件开发：
熟悉 Verilog，了解 SystemVerilog， 熟悉 Altera | Xilinx | Lattice FPGA，有数字 IC 设计与验证实习经验；熟悉 Vivado 以及 ModelSim 等工具的使用；
熟悉常用 SPI/UART/IIC 等低速接口，有相关项目开发经验；
熟悉 AXI4-Full/AXI4-Lite 总线，有相关项目开发经验；了解 AXI4-Stream 总线；了解各种低高速总线的应用场景；
了解 UDP 协议，有相关项目上下位机的开发经验；
了解 JESD204B 协议，有相关 ADC/DAC 开发经验；
了解各类单片机开发，包括 STM32 | 51 | GD32 单片机；（这部分技能下降，学校时最擅长，后面用的少，不过配合手册/案例代码，能很快进行相关开发，可以对自己以及团队开发的硬件做配套基础驱动案例的开发）
熟悉 TI 系硬件开发，了解国产飞腾 C6678 DSP 开发，有 FT-C6678 开发经验。
熟悉常用的深度学习、强化学习算法；
- 了解常用 AI 硬件架构，具备卷积操作、池化操作、ReLu 非线性激活函数操作算子的开发经验；
- 熟悉经典的神经网络算法，可以使用 Pytorch/Paddle 搭建各类经典的分类/识别/定位网络；
- 具备使用 8 卡 V100 部署各类大模型的经验，熟悉 LM Studio/vllm 等工具的使用；
熟悉掌握 Python 编程语言（该技能随着使用 AI 的频率有所下降，但应用 AI 提升了该部分整体上限和工作效率）：
熟悉 tkinter 创建人机交互 GUI 界面;
熟悉常用的用于求解最优化模型的各类优化算法；
熟悉电磁相关的求解方法以及调用，自动化设计电磁结构；
熟悉 socket 网络编程。
掌握各类电磁仿真软件，独立完成过建模、仿真、版图设计、测试无源光芯片全流程设计。
善于各类形式的总结，包括文本总结、汇报总结。
了解一定的前后端开发，可独立开发微信小程序、个人 Blog。
项目（2024 - 至今）
🚩软硬件协同项目：光电神经网络的设计
开发周期： 2024.12 - 2026.06
项目简介： 利用光子学传输即计算的优势，使用 MZI 矩阵实现光乘加计算。设计分为光子学、电学两个部分，电学部分主控采用 FPGA，通过 ADC/DAC 与光子学部分进行数据交互。个人在项目中，主要负责原理图的设计以及 FPGA 部分算法的开发。
开发成果： 完成项目中负责部分的初步验证；
项目过程中，受限于光子学流片/封装与电学开发周期不匹配，提出《基于 Verilog 的光电行为级仿真技术研究》实现整体功能验证以及在 FPGA 上实现原型验证；
采用 JESD204B 接口的 ADC/DAC，除项目基本要求外，实现多通道简易示波器/波形发生器，并同时配套 PC/鸿蒙端远程上位机控制软件。
🚩软件项目：逆向设计工具（Accelerated Automated Optimization Tool）
开发周期： 2024.10 - 2024.11
开发语言： Python 语言
项目简介： 在光子学领域，所谓逆向设计，即用户输入目标电磁响应，系统根据初始化条件、约束关系使用算法不断向用户目标函数接近，直至目标达成。逆向设计工具，不仅仅为光子学领域仿真工具提供扫描到自动优化的飞跃，也可以为其他计算工具赋能优化。用户只需要 4 行代码即可实现优化，目前，已测试在 python 环境下调用求解。
开发成果： 发明专利《一种集成光子预测方法,装置,设备,介质及产品》
可视化操作，用户只需执行 4 行代码配合可视化操作即可实现优化；
构建优化算法，提供丰富的操作算子选择；
内置多种并行加速方案可选；
提供优化中断恢复、优化过程记录。
🚩软件项目：光路版图文件提取信息
开发周期： 2024.07 - 2024.09
开发语言： Python 语言
项目简介： 输入 GDS 版图文件，根据用户定义模块信息，可提取链路版图中模块信息（包括位置、旋转角度、镜像、缩放倍数等）、连接信息以及直波导长度信息等。
开发成果： 发明专利《基于FPGA加速的矢量图视觉处理方法及系统》
熟悉 GDS 转矢量图，矢量图转位图流程，熟悉常用的数字图像处理技术；
了解 GDS 本质，可根据 Cell - Ref_cell 关系提取层级信息。
🚩 软硬件结合项目：DSP(FT-C6678) + ARM(HI3559) + FPGA 信号处理系统中 DSP 部分基程序以及演示应用程序开发（CCS 开发环境）。
开发周期： 2024.01 - 2024.06
开发语言： C 语言(DSP 开发) | Verilog语言(FPGA 开发) | Python 语言(上位机开发)；
开发成果： 发明专利《DSP网口在线升级方法,DSP,上位机及系统》
CCS 环境的配置，仿真器的使用，以及基于 SYS/BIOS 实时系统的开发；
DSP 时钟配置(PLL)，电源睡眠配置（PSC）以及中断配置；
DSP 常用低速接口开发以及测试，包括 UART | GPIO | SPI 等；
DSP 常用高速接口开发以及测试，包括 SRIO | GMAC | EMIF 等；
DSP 网口升级功能:
基于 LWIP 的 DSP 高速 GMAC 网口 UDP 通信协议移植；
增加协议栈保证数据准确稳定传输；
支持基程序到应用程序的相互跳转；
SPI 接口读写 FLASH 程序的开发；
同步开发升级端上位机，可实现通信测试、二进制镜像文件编译、数据传输、升级完成提醒等功能；
DSP + FPGA 联合开发 EMIF 接口测试：
DSP 端 EMIF 接口开发以及配置；
Xilinx Z7010 端开发双口 RAM 联调测试；
熟悉 RapidIO 协议，掌握高速接口 SRIO 的开发：
- DSP 分别作为 Initiator | Target 端开发，并配合 DMA 实现读写。
